用于全连接网格拓扑结构的高速PCI架构路由

[发明专利]用于全连接网格拓扑结构的高速PCI架构路由

【摘要】:
一种PCIe架构包括IO层交换机、集线器层交换机以及连接到集线器层交换机中的一个的目标装置。IO层交换机被配置为从客户端接收TLP;确定TLP中的地址与第一IO层交换机中的任何多播地址范围没有关联并且与第一IO层交换机中的任何下游端口没有关联;并且基于所述确定,经由IO层交换机上的上游端口将TLP路由到第一集线器层交换机。集线器层交换机被配置为确定TLP与多播组相关联;并且基于所述确定,产生重写的TLP,并且经由集线器层交换机上的下游端口将重写的TLP路由到目标装置。
【主权项】:
一种PCIe架构的系统,包括:输入/输出IO层,所述输入/输出IO层包括第一IO层交换机和第二IO层交换机;集线器层,所述集线器层包括多个集线器层交换机,其中,所述多个集线器层交换机包括第一集线器层交换机和第二集线器层交换机,其中,所述第一IO层交换机使用第一链路连接到所述第一集线器层交换机,其中,所述第一IO层交换机使用交叉链路连接到所述第二集线器层交换机;多个目标装置,其中,所述多个目标装置中的每一个连接到所述多个集线器层交换机中的一个,其中,所述第一集线器层交换机使用第二链路连接到所述多个目标装置中的第一目标装置,并且其中,所述第一集线器层交换机使用第三链路连接到所述多个目标装置中的第二目标装置;其中,所述第一IO层交换机被配置为:从客户端接收事务层数据包TLP;进行第一确认,确认所述TLP中的地址与所述第一IO层交换机中的任何多播地址范围没有关联;进行第二确认,确认所述TLP中的地址与所述第一IO层交换机中的任何下游端口没有关联;基于所述第一确认和所述第二确认,经由所述第一IO层交换机上的第一上游端口,使用所述第一链路将所述TLP路由到所述第一集线器层交换机;其中,所述第一集线器层交换机被配置为:在第一下游端口从所述第一IO层交换机接收所述TLP;进行第三确认,确认所述TLP与第一多播组相关联;基于所述第三确认:产生第一重写的TLP,并且经由所述第一集线器层交换机上的第二下游端口,使用所述第二链路将所述第一重写的TLP路由到第一目标装置,其中,所述第二下游端口是所述第一多播组的用户。
申请号: CN201510086459.2
申请日: 2015-02-16 公开/公告日: 2016-12-28
公开/公告号: CN104954221B 主分类号: H04L12/46(2006.01)I
申请/专利权人: DSSD股份有限公司
发明/设计人: J·B·戴维斯
地址: 美国加利*** 国省代码: 暂无信息
代理公司: 上海专利商标事务所有限公司31100 代理人: 陆嘉

此文章为付费文章,月费会员可免费查看

支付50元查看
分享到:
赞(0)

评论抢沙发

  • 昵称 (必填)
  • 邮箱 (必填)
  • 网址